## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-332246 (P2000-332246A)

(43)公開日 平成12年11月30日(2000.11.30)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		テーマコート*(参考)	
H01L	29/78	6 5 3	H01L	29/78	6 5 3 A	
	29/749			29/74	6 0 1 A	
	21/336			29/78	6 5 8 G	

#### ・ 塗査請求 未請求 請求項の数8 OL (全7 頁)


	審查請求	未請求 請求項の数8 OL (全 7 貝)			
特願2000-136015(P2000-136015)	(71) 出願人	(71)出願人 599141504 インターシル コーポレイション			
平成12年5月9日(2000.5.9)		INTERSIL CORPORATION			
307879		アメリカ合衆国 フロリダ州 32905 パ			
平成11年5月10日(1999.5.10)		ーム・ペイ エヌ・イー パーム・ペイ・			
米国(US)		ロード 2401			
!	(72)発明者	トーマス グレプス			
		アメリカ合衆国 ペンシルヴェニア州			
		18707 マウンテントップ ウッドブルッ			
		ク・ウェイ 28			
	(74)代理人	100070150			
		弁理士 伊東 忠彦 (外1名)			
1	平成12年5月9日(2000.5.9) 307879 平成11年5月10日(1999.5.10)	存願2000-136015(P2000-136015) (71)出願人 平成12年5月9日(2000.5.9) 307879 平成11年5月10日(1999.5.10) 米国(US) (72)発明者			

# (54) 【発明の名称】 自己整列トレンチを有するMOSゲートデバイスを形成するプロセス

## (57)【要約】

【課題】 垂直MOSデバイスに自己整列ゲートトレン チを形成するプロセスを提供する。

【解決手段】 基板のボテンシャルウエルーソース領域を画成するために半導体基板の上面に第一のマスクを形成し:該ボテンシャルウエルーソース領域にウエルドーパント及びソースドーパントをインプラントし、それによりそれぞれ該基板にウエル領域及びソース領域を形成し;該ウエル領域及び該ソース領域上に酸化物マスクを成長し:第一のマスクを除去し;酸化物マスクを用い、該ソース領域間のゲートトレンチをエッチングし、該トレンチは基板内に、該ウエル領域の下に選択された深さに延在する各段階からなる。



#### 【特許請求の範囲】

【請求項1】(a) 半導体基板の上層にスクリーン酸 化物層を形成し;

1

- (b) 該スクリーン層上に窒化物層を形成し;
- (c) 基板のマスクされた上層にウエル領域を画成す るために該窒化物層をパターン化し、エッチングするた めにウエルマスクを用い:
- (d) 該上層にウエル領域を形成するために第一の導 電性型のイオンをマスクされた上層にインプラントし拡 散する各段階を含む自己整列トレンチを有するプロセス 10 であって、
- (e) 該上層に選択された深さに延在するソース領域 を形成するために効果的な条件の下に第二の反対の導電 性型のイオンをマスクされた上層のウエル領域にインブ ラントし拡散し、該選択された深さはソースーウエル接 合を画成し;
- (f) あらかじめ該マスクの下にある窒化物層の部分 を露出するためにウエルマスクを除去し;
- (g) 該ウエル及びソース領域を実質的にオーバーレ イするように酸化物絶縁層を形成し、該絶縁層は上層の 20 一部にわたりハードマスクを形成し;
- (h) 酸化物絶縁層によりマスクされていない上層の 部分を露出するために該窒化物層の下にある窒化物層及 びスクリーン酸化物の該部分をエッチングし;
- (i) ウェル領域の下に選択された深さに上層内に延 在するゲートトレンチを形成するよう酸化物絶縁層によ りマスクされない上層の該部分をエッチングし:
- (j) 該トレンチの絶縁体を含む側壁及びフロアを形 成し:
- (k) 半導体でゲートトレンチを充填し、酸化物絶縁 30 層の上面と実質的に共面の面に該トレンチの半導体を平 坦化し;
- (1) 平坦化されたトレンチ半導体及び酸化物絶縁層 の上面にインターレベル誘電体層を形成し;
- (m) インターレベル誘電体層上にコンタクトウイン ドウマスクを形成し、ゲートトレンチ半導体及びソース 領域にコンタクト開口を形成するために該インターレベ ル誘電体層及び該酸化物絶縁層をエッチングし:
- (n) 該コンタクト開口を通り、ゲートトレンチ半導 体及びソース領域を同時にエッチングし、該ソース領域 40 は該ソースーウエル接合の深さに実質的に対応する深さ にエッチングされ;
- (o) 該第一の導電性型のイオンを該コンタクト開口 を通りゲートトレンチ半導体及びソース領域にインプラ ントし;
- (p) 該コンタクトウインドウマスクを除去し、該イ ンターレベル誘電体層上及び該コンタクト開口内に金属 を堆積し;
- (q) 離散的ソース及びゲート接続を形成するために 該金属をパターン化することを特徴とするMOSゲート 50 な(planar)トランジスタに対して重要な利点を

デバイスを製造するプロセス。

【請求項2】(g') 該層の上面を画成し、窒化物層 の該部分上に存在する如何なる酸化物をも除去するため に、酸化物絶縁層の小さな部分をエッチングすることを 特徴とする請求項1記載のプロセス。

【請求項3】 該基板は単結晶シリコンと、エピタキシ ャルにより成長したシリコンからなる補助上層とからな り、該スクリーン酸化層、該酸化物絶縁層、該トレンチ 側壁及びフロアのそれぞれは二酸化シリコンを含むこと を特徴とする請求項1記載プロセス。

【請求項4】 該酸化物絶縁層は少なくとも約1200 オングストロームの厚さを有することを特徴とする請求 項4記載のプロセス。

【請求項5】 該ゲートトレンチの該半導体はポリシリ コンからなり、該第一の導電性型はPであり、該第二の 導電性型はNであり、又は該第一の導電性型はNであ

り、該第二の導電性型はPであることを特徴とする請求 項1記載のプロセス。

【請求項6】 第一の導電性型のイオンの該インプラン ト及び拡散は硼素イオンのインプラント及び拡散からな り、第二の導電性型のイオンの該インプラント及び拡散 は砒素イオン又は燐イオンのインプラントからなる請求 項1記載のプロセス。

【請求項7】 該インターレベル誘電体層はボロフォス フォシリケイトガラスからなり、該金属はアルミニウム からなるととを特徴とする請求項1記載のプロセス。

【請求項8】(a) 基板のポテンシャルウエル-ソー ス領域を画成するために半導体基板の上面に第一のマス クを形成し;

- (b) 該ポテンシャルウエル-ソース領域にウエルド ーパント及びソースドーパントをインプラントし、それ によりそれぞれ該基板にウエル領域及びソース領域を形 成し;
  - (c) 該ウエル領域及び該ソース領域上に酸化物マス クを成長し:
  - (d) 第一のマスクを除去し;
- (e) 酸化物マスクを用い、該ソース領域間のゲート トレンチをエッチングし、該トレンチは基板内に、該ウ エル領域の下に選択された深さに延在する各段階からな る垂直MOSデバイスに自己整列ゲートトレンチを形成 するプロセス。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体デバイスに関 し、より詳細には自己整列トレンチを有するMOSゲー トデバイスを製造するプロセスに関する。

[0002]

【従来の技術】トレンチゲート構造を含むMOSトラン ジスタは髙電流、低電圧スイッチング応用に対して平坦

提供する。後者の構成では、高電流における動作に対して意図されたトランジスタの設計に実質的な拘束がある という影響が生ずるという拘束が存在する。

【0003】DMOSデバイスのトレンチゲートは典型 的にはソースからドレインに延在し、二酸化シリコンの 熱成長の層に各々並べられた側壁及びフロアを有するト レンチを含む。並べられたトレンチはドープされたポリ シリコンで満たされる。トレンチゲートの構造はより東 縛されない電流を許容し、従って、特定のオン抵抗(o n-resistance)のより低い値を提供する。 更にまた、トレンチゲートはトランジスタの本体を横切 るソースの底から、下のドレインにトレンチの垂直側壁 に沿って延在するMOSチャンネルの減少されたセルビ ッチを可能にする。チャンネル密度は故に、増加され、 オン抵抗に対するチャンネルの貢献を減少する。トレン チDMOSトランジスタの構造及び性能はBuluce a, RossenのSolid-State Elec tronics, 1991, Vol. 34, No. 5, pp495-507, "Trench DMOS T ransistor Tebhnology for High-Current (100 A Range) Switching"に開示されている。DMOSデ バイスでの使用に加えて、トレンチゲートはまた絶縁ゲ ートパイポーラトランジスタ(IGBT)、MOS制御 されたサイリスタ (MCT) 及び他のMOSゲートデバ

【0004】MOSデバイスの自己整列トレンチはソースとトレンチコンタクトの間の距離の減少を許容し、VLSI製造のために充填密度を増加する利点を可能にする。米国特許第5393704号の明細書はデバイス領 30域に対する自己整列トレンチコンタクトを基板内及びその上に形成する方法を開示し、それは半導体基板上のゲート電極、基板内のソース/ドレイン領域、ゲート電極側壁上のスペーサを含む。側壁スペーサはトレンチコンタクトが形成される基板の開口を提供するためのマスクとして用いられる。

イスで好ましく用いられる。

【0006】米国特許第5665619号はシリコン基板上のマスクされた酸化物/窒化物/酸化物(ONO)サンドイッチを通してエッチングされる自己整列コンタクトトレンチを有するDMOSトランジスタの製造方法を開示する。ゲートポリシリコンはトレンチに堆積され、窒化物層と共に平坦化される。平坦化されたポリシリコンは酸化物で覆われ、ドーピング及び四つの付加的なフォトリソグラフィーマスキング段階がトレンチに隣50

接したN+ソース領域及びソース領域間のP+体(body)オーミックコンテント領域を形成するために用いられる。

【0007】現在用いられているよりも少ないマスキング段階しか要求しない簡単なプロセスによりMOSゲートデバイスの製造を容易にするためのニーズが存在する。

### [0008]

【発明が解決しようとする課題】本発明の目的は上記課 10 題を解決することにある。

[0009]

【課題を解決するための手段】本発明は、

- (a) 半導体基板の上層にスクリーン酸化物層を形成 し;
- (b) 該スクリーン層上に窒化物層を形成し:
- (c) 基板のマスクされた上層にウエル領域を画成するために該窒化物層をパターン化し、エッチングするためにウエルマスクを用い:
- (d) 該上層にウエル領域を形成するために第一の導 20 電性型のイオンをマスクされた上層にインプラントし拡 散する各段階を含む自己整列トレンチを有するプロセス であって、
  - (e) 該上層に選択された深さに延在するソース領域を形成するために効果的な条件の下に第二の反対の導電性型のイオンをマスクされた上層のウェル領域にインプラントし拡散し、該選択された深さはソースーウェル接合を画成し:
  - (f) あらかじめ該マスクの下にある窒化物層の部分を露出するためにウエルマスクを除去し;
  - (g) 該ウエル及びソース領域を実質的にオーバーレイするように酸化物絶縁層を形成し、該絶縁層は上層の一部にわたりハードマスクを形成し:
    - (h) 酸化物絶縁層によりマスクされていない上層の 部分を露出するために該窒化物層の下にある窒化物層及 びスクリーン酸化物の該部分をエッチングし:
    - (i) ウエル領域の下に選択された深さに上層内に延在するゲートトレンチを形成するよう酸化物絶縁層によりマスクされない上層の該部分をエッチングし;
  - (j) 該トレンチの絶縁体を含む側壁及びフロアを形成し:
  - (k) 半導体でゲートトレンチを充填し、酸化物絶縁 層の上面と実質的に共面の面に該トレンチの半導体を平 坦化し;
  - (1) 平坦化されたトレンチ半導体及び酸化物絶縁層 の上面にインターレベル誘電体層を形成し;
  - (m) インターレベル誘電体層上にコンタクトウインドウマスクを形成し、ゲートトレンチ半導体及びソース領域にコンタクト開口を形成するために該インターレベル誘電体層及び該酸化物絶縁層をエッチングし;
  - (n) 該コンタクト開口を通り、ゲートトレンチ半導

体及びソース領域を同時にエッチングし、該ソース領域 は該ソースーウェル接合の深さに実質的に対応する深さ にエッチングされ;

- (o) 該第一の導電性型のイオンを該コンタクト開口 を通りゲートトレンチ半導体及びソース領域にインプラ
- (p) 該コンタクトウインドウマスクを除去し、該イ ンターレベル誘電体層上及び該コンタクト開口内に金属 を堆積し:
- (q) 離散的ソース及びゲート接続を形成するために 10 該金属をパターン化することを特徴とする

MOSゲートデバイスを製造するプロセスを含む。

【0010】本発明は又、

- (a) 基板のポテンシャルウエル-ソース領域を画成 するために半導体基板の上面に第一のマスクを形成し;
- (b) 該ポテンシャルウエル-ソース領域にウエルド ーパント及びソースドーパントをインプラントし、それ によりそれぞれ該基板にウエル領域及びソース領域を形
- (c) 該ウエル領域及び該ソース領域上に酸化物マス 20 により以下に詳細に説明される。 クを成長し:
- (d) 第一のマスクを除去し:
- (e) 酸化物マスクを用い、該ソース領域間のゲート トレンチをエッチングし、該トレンチは基板内に、該ウ エル領域の下に選択された深さに延在する各段階からな

垂直MOSデバイスに自己整列ゲートトレンチを形成す るプロセスを含む。

【0011】利便性のために、本発明は自己整列トレン チを有するMOSゲートデバイスを形成するためのプロ 30 セスに関する。スクリーン酸化層は半導体基板の上層に 形成され、窒化物層はスクリーン酸化層上に形成され る。ウエルマスクを用いて、窒化物層は上層にウエル領 域を画成するためにパターン化され、エッチングされ、 第一の導電性型のイオンはウエル領域を形成するために マスクされた上層に拡散される。

【0012】第二の、反対の導電性型のイオンはソース ウェル接合を画成する選択された深さに延在するソー ス領域を形成するためにマスクされた上層のウエル領域 にインプラントされる。ウエルマスクは予めマスクの下 40 にある窒化物層の部分を露出するよう除去される。ハー ドマスクを提供する酸化物絶縁層は上層のウエル及びソ ース領域をオーバーレイするように形成される。窒化物 層の残りの部分及びその下のスクリーン酸化物層はウエ ルマスクにより保護されていたが、除去され、それによ り酸化物絶縁層によりマスクされない基板の部分を露出 する。

【0013】斯くして露出された基板の部分はウエル領 域の下の選択された深さに基板を通して延在するゲート トレンチを形成するためにエッチングされる。絶縁体の 50 を有し、面109を形成するようエッチングされ、この

側壁及びフロアはゲートトレンチに形成され、これは半 導体で充填される。トレンチ内の半導体は酸化物絶縁層 の上層と実質的に共面となるように平坦化される。イン ターレベル誘電体層は平坦化されたゲートトレンチ及び 半導体酸化物絶縁層の上面上に形成される。インターレ ベル誘電体層上のコンタクトウインドウマスクの形成に 続いて、それと下の酸化物絶縁層はゲート半導体及びソ ース領域へのコンタクト開口を形成するようエッチング される。

【0014】ゲート半導体及びソース領域はコンタクト 開口を通して同時にエッチングされ、ソース領域はソー ス-ウエル接合の深さと実質的に対応する深さにエッチ ングされる。第一の導電性型のイオンはゲート半導体及 びソース領域にコンタクト開口を通してインプラントさ れる。コンタクトウインドウマスクは除去され、金属が インターレベル誘電体層上及びコンタクト開口内に堆積 され、次に離散的ソース及びゲート接続を形成するため にパターン化される。

【発明の実施の形態】本発明は以下に図面を参照して例

【0015】MOSゲートデバイス用の簡単なプロセス は図1から9に概略が示される。図1に示されるよう に、半導体基板101は上層102を有し、この上に薄 いスクリーン酸化物層103が形成される。窒化物層1 04は層103上に堆積され、フォトレジストウエルマ スクWMによりパターン化される。半導体基板101は 好ましくは単結晶シリコンからなり、上層102はエピ タキシャル的に成長したシリコンからなり、スクリーン 層103は二酸化シリコンからなる。窒化物層104の 堆積は化学蒸着 (CVD) 又は低圧化学蒸着 (LPCV D) により達成されうる。

【0016】図2に示されるように、ウエル領域105 は第一の導電性型のイオンによりインプラント及び拡散 により形成され、それに続いてソース領域106はソー スーウエル接合107を画成する選択された深さに第二 の、反対の導電性型のインブラント及び拡散により形成 される。ウエル領域105及びソース領域106の形成 に続いて、ウエルマスクWMはスクリーン層103から 剥離される。

【0017】図2で、第一の導電性型はPとして表さ れ、P-ウエル領域105を形成し、第二の導電性型は Nであり、N+ソース領域106を形成する。これらの 導電性型は逆の型に反転されうる。硼素は好ましくはP ドーパントであり、砒素及び燐がNドーパントとして有 用である。

【0018】図3に記載されるように、酸化物絶縁層1 ○8は二酸化シリコンであり、ソース領域106及びウ エル領域105上に形成される。酸化物絶縁層108の 少量は、少なくとも約1200オングストロームの厚さ

エッチング段階は窒化物層104上に形成された如何なる酸化物も同時に除去されることを確実にする。窒化物層104は次に図4に示される構造を残して、選択的エッチングにより除去される。

【0019】酸化物絶縁層108は実質的に垂直の側壁110を有し、図5に示されるウエル領域105のその下の選択された深さ112に実質的に延在するトレンチ111のエッチング用のハードマスクを提供する。絶縁側壁112及びフロア113は好ましくは二酸化シリコンからなり、図6に示されるようにトレンチ111に形 10成される。トレンチ111はポリシリコンからなる半導体114で充填される。半導体114は酸化物絶縁層108の面109と実質的に共面である面115を提供するようエッチング又は機械的に処理されることにより平坦化される。

【0020】図7に示されるように、インターレベル誘電体層116は表面109及び115上に堆積され、トレンチコンタクト開口117を提供するためにコンタクトウインドウマスク(図示せず)を用いてパターン化されエッチングされる。インターレベル誘電体層116は 20例えばボロフォスフォシリケイトガラス(BPSG)により形成される。ハードマスクとしてパターン化されたインターレベル誘電体層116を用いたシリコンディンブルエッチングは深さ119にトレンチコンタクト開口117に、ソースコンタクト開口118を実質的にソースーウエル接合107にソース領域106を通して延在するように用いられる。コンタクト開口117、118を通して第一の導電性型のイオンのインプラント及び拡散はゲート半導体114のP+領域120及びソース領域106に隣接したP+エミッタ領域121を形成す 30 る.

[0021] コンタクトウインドウマスク(図示せず)の除去に続いて、アルミニウムのような金属は図9に示されるように、ゲート接続122及びソース/エミッタ接続123を提供するよう堆積され、パターン化され、それにより、本発明によるデバイス100の製造は完了する。

【0022】ハードマスクとして及び酸化物絶縁層108及びインターレベル誘電体層116を用い、3つのフォトリングラフィックマスク(ウエル、コンタクトウイ40ンドウ、金属)のみを要求するプロセスは顕著に簡単で、典型的な知られているデバイス製造プロセスよりも便利である。

[0023] 自己整列トレンチを有するMOSゲートデバイスを形成するプロセスではスクリーン酸化層は半導体基板の上層に形成され、窒化物層はスクリーン酸化層上に形成される。ウエルマスクを用いることにより、窒化物層は上層のウエル領域を画成するためにバターン化され、エッチングされ、第一の導電性型のイオンはウエル領域を形成するためにマスクされた上層に拡散され

る。第二の、反対の導電性型のイオンはソースーウエル接合を画成する選択された深さに延在するソース領域を 形成するためにマスクされた上層のウエル領域にインプ

ラントされる。ウエルマスクは除去され、マスクの下に 予めあった窒化物層の部分を露出させる。ハードマスク を提供する酸化物絶縁層は上層のウエル及びソース領域 をオーバーレイするよう形成される。窒化物層の残りの 部分及びその下にあるスクリーン酸化物はウエルマスク

部分及びその下にあるスクリーン酸化物はウエルマスク により保護されていたが、除去され、それにより酸化物 絶縁層によりマスクされない基板の部分を露出する。

【0024】斯くして露出された基板の部分は選択された深さのウエル領域へ基板を通して延在するゲートトレンチを形成するようエッチングされる。絶縁体の側壁及びフロアはゲートトレンチに形成され、これは半導体で充填される。トレンチの半導体は酸化物絶縁層の上面と実質的に共面になるように平坦化される。インターレベル誘電体層は平坦化されたゲートトレンチ半導体及び酸化物絶縁層の上面上に形成される。

【図面の簡単な説明】

20 【図1】MOSゲートデバイスを形成するプロセスの概略を示す。

【図2】MOSゲートデバイスを形成するプロセスの概略を示す。

【図3】MOSゲートデバイスを形成するプロセスの概略を示す。

【図4】MOSゲートデバイスを形成するプロセスの概略を示す。

【図5】MOSゲートデバイスを形成するプロセスの概略を示す。

30 【図6】MOSゲートデバイスを形成するプロセスの概略を示す。

【図7】MOSゲートデバイスを形成するプロセスの概略を示す。

【図8】MOSゲートデバイスを形成するプロセスの概略を示す。

【図9】MOSゲートデバイスを形成するプロセスの概略を示す。

#### 【符号の説明】

100 デバイス

7 101 半導体基板

102 上層

103 スクリーン酸化物層

104 窒化物層

105 ウエル領域

106 ソース領域

107 ソース-ウエル接合


108 酸化物絶縁層

109 面

110 垂直の側壁

50 111 トレンチ

8



【図9】

